| 新型总线中并行CRC算法的设计与实现 |
| |
| 引用本文： | 杜瑞,张伟功,邓哲,朱晓燕.新型总线中并行CRC算法的设计与实现[J].计算机工程与设计,2013,34(1):131-135. |
| |
| 作者姓名： | 杜瑞 张伟功 邓哲 朱晓燕 |
| |
| 作者单位： | 首都师范大学北京市高可靠嵌入式系统技术工程研究中心,北京,100048 |
| |
| 基金项目： | 国家自然科学基金项目(61170009) |
| |
| 摘 要： | 为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法.根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器.在此基础上,给出了它的FPGA实现方案和仿真结果.该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道.
|
| 关 键 词： | 循环冗余校验码(CRC) 高可靠嵌入式系统 故障容错 动态重构 高速串行总线 |
Parallel CRC algorithm design and implementation of new bus |
| |
| DU Rui
,
ZHANG Wei-gong
,
DENG Zhe
,
ZHU Xiao-yan.Parallel CRC algorithm design and implementation of new bus[J].Computer Engineering and Design,2013,34(1):131-135. |
| |
| Authors: | DU Rui ZHANG Wei-gong DENG Zhe ZHU Xiao-yan |
| |
| Affiliation: | (Beijing Engineering Research Center of High Reliable Embedded System,Capital Normal University,Beijing 100048,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
