| 离散周期对伺服系统用全数字硬件化锁相环的影响机理 |
| |
| 引用本文： | 刘亚静,范瑜.离散周期对伺服系统用全数字硬件化锁相环的影响机理[J].电工技术学报,2014,29(9). |
| |
| 作者姓名： | 刘亚静 范瑜 |
| |
| 作者单位： | 北京交通大学电气工程学院 北京 100044 |
| |
| 基金项目： | 国家自然科学基金，中央高校基本科研业务费 |
| |
| 摘 要： | 基于FPGA/ASIC的全数字硬件化方案具有纯硬件性、高度并行性及全定制性等优点,是一种高速高性能的基于锁相环的磁编码器轴角转换单元设计方案。然而它却面临内部参数域确定及字长选取等问题,而上述问题与离散周期存在着紧密的联系。本文首先利用Delta算子对连续域的锁相环进行离散化,依据Delta域稳定性条件分析离散周期对锁相环的稳定性的影响机理,从而确定系数整数字长。然后通过建立误差源及误差传播路径L2范数模型,研究离散周期对改进结构锁相环的变量小数字长的影响规律,从而得到系统内部变量的小数字长设计的理论依据,最后的实验结果验证了分析的正确性。
|
| 关 键 词： | 锁相环 全数字化 硬件化 伺服系统 现场可编程逻辑阵列 |
Effect of Discrete Period on All-Digital Full-Hardware Phase-Locked Loop Using in Servo System |
| |
| Liu Yajing,Fan Yu.Effect of Discrete Period on All-Digital Full-Hardware Phase-Locked Loop Using in Servo System[J].Transactions of China Electrotechnical Society,2014,29(9). |
| |
| Authors: | Liu Yajing Fan Yu |
| |
| Abstract: | |
| |
| Keywords: | Phase locked loop all-digital full-hardware servo system field-programmable gate array |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
