| 分组密码算法芯片验证 |
| |
| 引用本文： | 尤坤,吕永其. 分组密码算法芯片验证[J]. 通信技术, 2003, 0(11): 117-119 |
| |
| 作者姓名： | 尤坤 吕永其 |
| |
| 作者单位： | 中国电子科技集团公司第30研究所,成都,610041 |
| |
| 摘 要： | 介绍了分组密码算法芯片验证的流程、内容和方法,详细介绍了分组密码算法芯片的验证技术——测试基准。
|
| 关 键 词： | 密码芯片 测试基准 功能验证 时序验证 |
| 修稿时间： | 2003-02-23 |
The Verification of Block_Ciper_Algorithm_ASIC |
| |
| You Kun Lv Yongqi. The Verification of Block_Ciper_Algorithm_ASIC[J]. Communications Technology, 2003, 0(11): 117-119 |
| |
| Authors: | You Kun Lv Yongqi |
| |
| Abstract: | This art icle introduces the flow,contents and method of Block_Ciper_Al gorithm_ASIC Verification,especi ally introduces the verifi-cation technology---testbenc h in detail. |
| |
| Keywords: | ciper_ASIC testbench function verification timing verification |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
