| H.264 baseline解码器中运动补偿模块的硬件设计 |
| |
| 引用本文： | 俞尧,杨华中. H.264 baseline解码器中运动补偿模块的硬件设计[J]. 电子技术应用, 2007, 33(6): 43-45 |
| |
| 作者姓名： | 俞尧 杨华中 |
| |
| 作者单位： | 清华大学,电子工程系,北京,100084;清华大学,电子工程系,北京,100084 |
| |
| 摘 要： | 完成了H.264 baseline解码器中运动补偿模块的Verilog建模,通过了功能验证和综合。该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现。
|
| 关 键 词： | H.264 运动补偿模块 硬件设计 |
| 修稿时间： | 2006-10-08 |
Hardware design of motion compensation module for H.264 baseline decoder |
| |
| YU Yao,YANG Hua Zhong. Hardware design of motion compensation module for H.264 baseline decoder[J]. Application of Electronic Technique, 2007, 33(6): 43-45 |
| |
| Authors: | YU Yao YANG Hua Zhong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
