| 多核多线程处理器二级Cache预取结构的设计 |
| |
| 引用本文： | 杨可,樊晓桠,王党辉.多核多线程处理器二级Cache预取结构的设计[J].计算机工程与应用,2009,45(10):69-71. |
| |
| 作者姓名： | 杨可 樊晓桠 王党辉 |
| |
| 作者单位： | 西北工业大学 航空微电子中心，西安 710072 |
| |
| 基金项目： | 国家自然科学基金重点项目，国家自然科学基金 |
| |
| 摘 要： | 合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器，讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析，结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳，适合满足此类结构的多核多线程处理器需求。
|
| 关 键 词： | 混合预取 多核多线程 二级Cache 命中率 |
| 收稿时间： | 2008-9-19 |
| 修稿时间： | 2008-12-2
|
Prefetch structure of L2 Cache for multi-core multi-thread pocessor |
| |
| YANG Ke,FAN Xiao-ya,WANG Dang-hui.Prefetch structure of L2 Cache for multi-core multi-thread pocessor[J].Computer Engineering and Applications,2009,45(10):69-71. |
| |
| Authors: | YANG Ke FAN Xiao-ya WANG Dang-hui |
| |
| Affiliation: | Aviation Microelectronic Center，Northwestern Polytechnical University，Xi’an 710072，China |
| |
| Abstract: | The effective way of reducing memory accessing delay of the multi-core multi-thread processor is to design L2 Cache reasonable.This paper aims at the present multi-core multi-thread processor,then discusses the design project of mixed-prefetch structure of L2 Cache.By particular design and simulation analyses,it indicates that mixed-prefetch structure can improve the performance of processor remarkably.Furthermore,mixed-prefetch structure with prefetch under miss strategy suits the multi-core multi-thread p... |
| |
| Keywords: | mixed-prefetch multi-core multi-thread L2 Cache hit ratio |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与应用》浏览原始摘要信息 |
|
点击此处可从《计算机工程与应用》下载全文 |
