| H.264硬件解码核的FPGA实现 |
| |
| 引用本文： | 付永庆,姜灵灵.H.264硬件解码核的FPGA实现[J].电视技术,2012,36(19). |
| |
| 作者姓名： | 付永庆 姜灵灵 |
| |
| 作者单位： | 哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨,150001 |
| |
| 基金项目： | 国家自然科学基金项目（面上项目，重点项目，重大项目） |
| |
| 摘 要： | 针对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.详细介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构；并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.该算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.
|
| 关 键 词： | H.264/AVC H.264解码核 流水线 并行处理 FPGA |
| 收稿时间： | 2011/10/25 0:00:00 |
| 修稿时间： | 2011/10/25 0:00:00 |
FPGA Implementation of H.264 Hardware Decoding Core |
| |
| fuyongqing and jianglingling.FPGA Implementation of H.264 Hardware Decoding Core[J].Tv Engineering,2012,36(19). |
| |
| Authors: | fuyongqing and jianglingling |
| |
| Affiliation: | College of Information and Communication Engineering of Harbin Engineering University,College of Information and Communication Engineering of Harbin Engineering University |
| |
| Abstract: | |
| |
| Keywords: | video coding standard H 264/AVC H 264 decoder pipeline parallel processing FPGA |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《电视技术》浏览原始摘要信息 |
|
点击此处可从《电视技术》下载全文 |
