|
|||||
|
|
| 系统级芯片跨时钟域同步技术研究 | |
| 作者单位： | ;1.中国兵器工业第214研究所苏州研发中心 |
| 摘 要： | 随着芯片系统复杂性的提高,系统级芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下,这样芯片上的数据必然频繁地在不同区域之间进行传输。在时钟和数据信号从一个时钟域跨越到另一个时钟域时会发生许多类型的同步问题。采用握手信号进行异步时钟域之间的信号传输,和采用异步FIFO进行总线信号跨时钟域设计可以很好地应用在系统级芯片设计中,保证这些跨越了多个域的时钟和数据信号保持同步。 |
| 关 键 词： | 系统级芯片 跨时钟域 同步 平均无故障时间 |
Research of Synchronization for Signals Cross Clock Domains in SoC Design |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |