基于TSPC的4/5双模前置分频器设计 |
| |
引用本文: | 陶小妍,张海鹏,阴亚东,王德君.基于TSPC的4/5双模前置分频器设计[J].半导体技术,2014(1). |
| |
作者姓名: | 陶小妍 张海鹏 阴亚东 王德君 |
| |
作者单位: | 杭州电子科技大学电子信息学院;中国科学院微电子研究所;大连理工大学电子科学与技术学院; |
| |
基金项目: | 国家科技重大专项资助项目(2012ZX03004006) |
| |
摘 要: | 针对无线传感网络对射频电路高速、低功耗方面日益增长的性能要求,设计了一款用于高频锁相环中的高速、低功耗4/5双模前置分频器。在分析真单相时钟(TSPC)电路工作原理的基础上,指出了该电路结构存在的两个主要缺点,并结合器件工艺和物理给出了相应的版图优化解决方法。然后,采用SMIC 0.18μm标准CMOS工艺,设计了一款基于这种改进后的真单相时钟电路的集成4/5双模前置分频器。在版图优化设计后利用Cadence Spectre进行了后仿真验证,结果表明,在直流电源电压1.8 V时,该4/5双模前置分频器的最高工作频率可达到3.4 GHz,总功耗仅有0.80 mW。该4/5双模前置分频器的最低输入幅值为0.2 V时,工作频率范围为20 MHz~2.5 GHz,能够满足面向无线传感网络应用的锁相环(PLL)的高速、低功耗性能要求。
|
关 键 词: | 高频 低功耗 双模前置分频器 真单相时钟(TSPC) 锁相环(PLL) |
本文献已被 CNKI 等数据库收录! |
|