| Ge/SiGe异质结构肖特基源漏MOSFET |
| |
| 引用本文： | 张茂添,刘冠洲,李成,王尘,黄巍,赖虹凯,陈松岩.Ge/SiGe异质结构肖特基源漏MOSFET[J].半导体技术,2014(2). |
| |
| 作者姓名： | 张茂添 刘冠洲 李成 王尘 黄巍 赖虹凯 陈松岩 |
| |
| 作者单位： | 厦门大学物理系半导体光子学研究中心; |
| |
| 基金项目： | 国家自然科学基金资助项目(61036003,61176092);国家重点基础研究发展计划(973计划)资助项目(2012CB933503,2013CB632103);中央高校基本科研业务费资助项目(2010121056) |
| |
| 摘 要： | 制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。
|
| 关 键 词： | Ge/SiGe异质结构 肖特基势垒 关态电流 迁移率 掺杂 |
| 本文献已被 CNKI 等数据库收录！ |
|
