| 基于FPGA快速A律压缩编码的设计与实现 |
| |
| 引用本文： | 李春泉,李敬群,贺晓慧,李滨涛,戈志华. 基于FPGA快速A律压缩编码的设计与实现[J]. 微计算机信息, 2008, 24(17) |
| |
| 作者姓名： | 李春泉 李敬群 贺晓慧 李滨涛 戈志华 |
| |
| 摘 要： | 本文针对A律13折线法的算法特点,提出一种并行数据处理算法,实现了编码的流水线操作.运用VHDL语言将其在FPGA中实现,借助quartus II6.0平台进行验证,并对验证结果进行分析,评估了系统的性能,证实了该算法的优越性和高效性.
|
| 关 键 词： | 律压缩编码 FPGA VHDL FPGA 快速 压缩编码 设计 Based Encoding Speed Implementation 高效性 数据处理算法 性能 系统 评估 分析 结果 验证 平台 quartus 语言 VHDL |
The Design and Implementation of Speed A Law Compressed Encoding Based on FPGA |
| |
| LI Chun-quan,LI Jing-qun,HE Xiao-hui,LI Bin-tao,GE Zhi-hua. The Design and Implementation of Speed A Law Compressed Encoding Based on FPGA[J]. Control & Automation, 2008, 24(17) |
| |
| Authors: | LI Chun-quan LI Jing-qun HE Xiao-hui LI Bin-tao GE Zhi-hua |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
