| FPGA芯片的链结构LUT自测试方法研究 |
| |
| 引用本文： | 张双悦,李硕,王红,杨士元. FPGA芯片的链结构LUT自测试方法研究[J]. 计算机科学, 2014, 41(5): 37-40 |
| |
| 作者姓名： | 张双悦 李硕 王红 杨士元 |
| |
| 作者单位： | 清华大学自动化系 北京100084;清华大学自动化系 北京100084;清华大学自动化系 北京100084;清华大学自动化系 北京100084 |
| |
| 摘 要： | 基于内建自测试(BIST)思想的FPGA测试方法利用被测芯片中的资源来构建测试所需的TPG或ORA,以减少测试对输入输出引脚和外部ATE的需求。传统的FPGA芯片BIST方法仅考虑自测试结构内被配置为CUT的资源,从而需要进行多次组测试来完成整个芯片的测试。在现有LUT自测试链结构的基础上,通过合理选择TPG的电路结构及测试配置,能够在相同测试开销下增加TPG部分的故障覆盖率,提高测试效率。
|
| 关 键 词： | 现场可编程门阵列(FPGA) 查找表(LUT) 内建自测试(BIST) 故障覆盖率 |
| 收稿时间： | 2013-09-17 |
| 修稿时间： | 2013-11-21 |
Study on Chain-based BIST Architecture of LUTs in FPGA |
| |
| ZHANG Shuang-yue,LI Shuo,WANG Hong and YANG Shi-yuan. Study on Chain-based BIST Architecture of LUTs in FPGA[J]. Computer Science, 2014, 41(5): 37-40 |
| |
| Authors: | ZHANG Shuang-yue LI Shuo WANG Hong YANG Shi-yuan |
| |
| Affiliation: | Department of Automation,Tsinghua University,Beijing 100084,China;Department of Automation,Tsinghua University,Beijing 100084,China;Department of Automation,Tsinghua University,Beijing 100084,China;Department of Automation,Tsinghua University,Beijing 100084,China |
| |
| Abstract: | |
| |
| Keywords: | Field programmable gate array(FPGA) Lookup table(LUT) Built-in-self test(BIST) Fault coverage |
| 本文献已被 CNKI 等数据库收录！ |
|
点击此处可从《计算机科学》下载全文 |
|
