| 一个具有改进开关逻辑的12位1MHz采样速率的低功耗逐次逼近型模数转换器 |
| |
| 引用本文： | 辛福彬,尹韬,吴其松,杨元龙,刘飞,杨海钢. 一个具有改进开关逻辑的12位1MHz采样速率的低功耗逐次逼近型模数转换器[J]. 半导体学报, 2015, 36(8): 085007-9. DOI: 10.1088/1674-4926/36/8/085007 |
| |
| 作者姓名： | 辛福彬 尹韬 吴其松 杨元龙 刘飞 杨海钢 |
| |
| 基金项目： | Project supported by the National Basic Research Program of China;and the National Natural Science Foundation of China |
| |
| 摘 要： | 作为数据采集系统中的关键模块，逐次逼近型模数转换器的功耗决定了整个系统的功耗水平。本文给出了一个具有改进开关逻辑的12位1MHz采样速率的低功耗逐次逼近型模数转换器。通过采用所提出的开关逻辑，该逐次逼近型模数转换器的功耗和面积跟采用传统开关逻辑的逐次逼近型模数转换器相比都会有很大的降低，其中开关逻辑的平均功耗大约降低了80%，总的电容面积减小50%。不仅如此，文章还提出了一种简化的数字控制逻辑来降低数字控制电路的功耗和面积。仿真结果表明和传统的数字控制逻辑电路相比，提出的简化数字逻辑的功耗可以减小大约50%。所设计的芯片在标准的0.35微米的CMOS工艺下进行了流片，芯片内核的面积为1.12平方毫米。在-55℃到150℃温度变化范围下，芯片100KHz的输入信号可以测得64.2dB的SNDR。在给定3.3V的电源电压下，芯片的功耗仅为0.72mW。
|
| 关 键 词： | analog to digital converter SAR low power CMOS effective number of bits |
| 收稿时间： | 2015-02-03 |
| 修稿时间： | 2015-03-06 |
A low power 12-bit 1 Msps successive approximation register ADC with an improved switching procedure |
| |
| Xin Fubin,Yin Tao,Wu Qisong,Yang Yuanlong,Liu Fei and Yang Haigang. A low power 12-bit 1 Msps successive approximation register ADC with an improved switching procedure[J]. Chinese Journal of Semiconductors, 2015, 36(8): 085007-9. DOI: 10.1088/1674-4926/36/8/085007 |
| |
| Authors: | Xin Fubin Yin Tao Wu Qisong Yang Yuanlong Liu Fei Yang Haigang |
| |
| Affiliation: | 1. System on Programmable Chip Research Department, Institute of Electronics, Chinese Academy of Sciences,Beijing 100190, China;University of Chinese Academy of Sciences, Beijing 100190, China;2. System on Programmable Chip Research Department, Institute of Electronics, Chinese Academy of Sciences,Beijing 100190, China |
| |
| Abstract: | |
| |
| Keywords: | analog to digital converter SAR low power CMOS effective number of bits |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
