|
|||||
|
|
| TEOS减压CVD膜形成中的加水效果 | |
| 作者姓名： | 反田哲史 益群 |
| 摘 要： | 一、前言近年来，在各种各样的股形成工序中，底摸台阶一直在逐渐增大。例如，在DRAM中，随着微细化而作为电容电极的存储结（SN），相对于社底表面方向（横向）被缩小，但是，为了确保静电电容，在与衬底垂直方向（纵向）上必须形成三维的SN而借以补偿电容面积，作为三维式的SN形状，目前虽然有深为道式和圆筒式等等，但无论那一种，随着微细化的进展，其台阶将变得越来越陡峭。在川电极工序之前的层间绝缘膜很成过程中，必须有使台阶平坦化的技术，但对电容器膜等，在台阶的某底膜处如何能够均匀地进行成膜（亦即保形），这是一个技术… |
| 关 键 词： | LSI 集成电路 膜形成 化学汽相沉积 水 |
| 本文献已被 CNKI 维普 等数据库收录！ | |