基于FPGA的高速路由查找算法

随着因特网速度的不断提高、网络流量的不断增加和路由表项数目的不断增大，IP路由查找速度已经成为制约核心路由器性能的主要瓶颈。为了减少存储器的访问次数。提高路由查找速度。文中提出了一种基于四级流水线的并行查找方法，即并行查找四片存储器并进行最长前缀匹配．从而在一次访问存储器时间内完成查找的实现方法，同时给出了其硬件实现结构。仿真实验结果显示，该算法可实现100Mpps的查找速度并具有查找速度快、支持动态更新和易于硬件实现的特点．能满足20Gbps的核心路由器环境要求。