| 一种43位浮点乘法器的设计 |
| |
| 引用本文： | 谷理想,孙锋,于宗光.一种43位浮点乘法器的设计[J].微电子学与计算机,2009,26(6). |
| |
| 作者姓名： | 谷理想 孙锋 于宗光 |
| |
| 作者单位： | 1. 江南大学,微电子系,江苏,无锡,214122
2. 中国电子科技集团公司,第58研究所,江苏,无锡,214061 |
| |
| 摘 要： | 设计了一个应用于FFT(快速傅里叶变换)系统的43位浮点乘法器.该乘法器采用一种先进的MBA(modified Booth algorithm)编码与部分积产生技术以及一种优良的折中压缩结构,使用了平方根进位选择加法器,同时,还运用了一种方法使得最终求和、舍入和规格化同时完成,提高了运算速度.采用四级流水线,使用FPGA进行验证,采用0.18μm标准单元库综合实现,系统时钟频率可达184.4MHz.
|
| 关 键 词： | 乘法器 BooTH编码 平方根进位选择加法器 舍入 |
A Design of 43-Bit Floating-Point Multiplier |
| |
| Gu Li-xiang,SUN Feng,YU Zong-guang.A Design of 43-Bit Floating-Point Multiplier[J].Microelectronics & Computer,2009,26(6). |
| |
| Authors: | Gu Li-xiang SUN Feng YU Zong-guang |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
