| 基于SOC的PAGER控制芯片设计 |
| |
| 引用本文： | 高军,周锦锋,倪光南. 基于SOC的PAGER控制芯片设计[J]. 微电子学与计算机, 2002, 19(6): 61-64 |
| |
| 作者姓名： | 高军 周锦锋 倪光南 |
| |
| 作者单位： | 中国科学院计算机技术研究所,北京,100080 |
| |
| 摘 要： | 文章讨论了PAGER控制器芯片（ZQD021）的系统设计，该控制器内部集成了FLASH，SRAM，POCSAG协议解码器和嵌入式MCU CORE。重点分析了芯片的可测性设计（DFT），内嵌FLASH设计，低功耗设计，其设计方法和思路对消费类和嵌入式控制芯片的设计有一定的借鉴意义。
|
| 关 键 词： | SOC PAGER控制芯片 设计 系统级芯片 可测性设计 扫描设计 低功耗设计 数字电路 |
| 修稿时间： | 2001-08-27 |
A Pager Controller Design Based on SOC |
| |
| GAO Jun,ZHOU Jin feng,NI Guang nan. A Pager Controller Design Based on SOC[J]. Microelectronics & Computer, 2002, 19(6): 61-64 |
| |
| Authors: | GAO Jun ZHOU Jin feng NI Guang nan |
| |
| Abstract: | An Integrated Pager Controller (ZQD021),which contains embedded MPU,POCSAG decoder,SRAM and Flash memory,is designed using SOC approach. Particularly the testability,embedded Flash memory control and low power design are discussed in detail. The methodology and considerations described may be applied to some other embedded designs in consumer electronics field. |
| |
| Keywords: | System on chip Design for test Scan design Embedded flash Low power design |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
