| 基于Verilog 的正则表达式编译器的实现 |
| |
| 引用本文： | 邓凯元.基于Verilog 的正则表达式编译器的实现[J].计算机系统应用,2012,21(2):229-232. |
| |
| 作者姓名： | 邓凯元 |
| |
| 作者单位： | 北京信息科技大学光电信息与通信工程学院,北京,100101 |
| |
| 摘 要： | 随着网络带宽的快速增长,正则表达式匹配逐渐成为网络数据处理系统的性能瓶颈。为了获得更高的匹配效率,基于FPGA的正则表达式匹配引擎成为近年来的研究热点之一,而将正则表达式高效的转换成硬件描述语言是其中的关键技术。首先分析了正则表达式转换为硬件电路的算法,然后在此算法基础上实现了一个编译器。最后在Modelsim平台上进行了仿真,仿真结果证明了编译器的正确性。
|
| 关 键 词： | 正则表达式 FPGA 模式匹配 Verilog |
| 收稿时间： | 2011/6/11 0:00:00 |
| 修稿时间： | 2011/7/11 0:00:00 |
Implementation of Regular Expression Compiler Based on Verilog |
| |
| DENG Kai-Yuan.Implementation of Regular Expression Compiler Based on Verilog[J].Computer Systems& Applications,2012,21(2):229-232. |
| |
| Authors: | DENG Kai-Yuan |
| |
| Affiliation: | DENG Kai-Yuan (School of Photoelectric Information and Communication Engineering, Beijing Information Science and Technology University, Beijing 100101, China) |
| |
| Abstract: | |
| |
| Keywords: | regular expression FPGA pattern matching Verilog |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机系统应用》浏览原始摘要信息 |
|
点击此处可从《计算机系统应用》下载全文 |
|
