| 变参数RS编码器IP核的设计与实现 |
| |
| 引用本文： | 董怀玉,余宁梅,高勇,刘高辉,牛兰奇,陈静瑾.变参数RS编码器IP核的设计与实现[J].固体电子学研究与进展,2004,24(2):186-190. |
| |
| 作者姓名： | 董怀玉 余宁梅 高勇 刘高辉 牛兰奇 陈静瑾 |
| |
| 作者单位： | 西安理工大学电子工程系,西安,710048;西安理工大学电子工程系,西安,710048;西安理工大学电子工程系,西安,710048;西安理工大学电子工程系,西安,710048;西安理工大学电子工程系,西安,710048;西安理工大学电子工程系,西安,710048 |
| |
| 基金项目： | 日本 OKI公司资助项目 |
| |
| 摘 要： | 设计了一种码长可变、纠错能力可调的 RS编码器。该 RS编码器可对常用的 RS短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出了程序仿真结果 ,并在 Xilinx的 FPGA上进行了硬件验证。
|
| 关 键 词： | RS编码器 IP核 有限域 专用集成电路 FPGA verilog HDL |
| 文章编号： | 1000-3819(2004)02-186-05 |
| 修稿时间： | 2003年8月15日 |
The IP Core Design for Varied Parameters RS Encoder |
| |
| DONG Huaiyu YU Ningmei GAO Yong LIU Gaohui NIU Lanqi CHEN Jingjin.The IP Core Design for Varied Parameters RS Encoder[J].Research & Progress of Solid State Electronics,2004,24(2):186-190. |
| |
| Authors: | DONG Huaiyu YU Ningmei GAO Yong LIU Gaohui NIU Lanqi CHEN Jingjin |
| |
| Abstract: | In this paper, we design an RS encoder with a varied length of code and rectified ability. It can encode for ordinary RS short code. This paper introduces four bites rapid multiplication based on the multinomial multiplicative theory of Galois to improve the operative rate of encoding circuit. Finally, the simulation result by Verilog7.0 and verfication with FPGA of Xilinx are presented and prove the design proper. |
| |
| Keywords: | RS encoder IP core Galios ASIC FPGA Verilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
