| 高速位误码率测试仪的设计与实现 |
| |
| 引用本文： | 梅阳,杜振芳,王莹. 高速位误码率测试仪的设计与实现[J]. 电光与控制, 2004, 11(2): 54-56 |
| |
| 作者姓名： | 梅阳 杜振芳 王莹 |
| |
| 作者单位： | 国防科技大学电子科学与工程学院,湖南,长沙,410073;国防科技大学电子科学与工程学院,湖南,长沙,410073;国防科技大学电子科学与工程学院,湖南,长沙,410073 |
| |
| 摘 要： | 介绍了高速位误码率测试仪的结构,给出具体的设计方法,并对其具体实现进行了详细的介绍。
|
| 关 键 词： | ECL FPGA 误码率 帧同步 |
| 文章编号： | 1671-637X(2004)02-0054-03 |
Design and realization of high-speed BER testing instrument |
| |
| MEI Yang,DU Zhen-fang,WANG Ying. Design and realization of high-speed BER testing instrument[J]. Electronics Optics & Control, 2004, 11(2): 54-56 |
| |
| Authors: | MEI Yang DU Zhen-fang WANG Ying |
| |
| Abstract: | The authers introduced the structure, design and realization of a high-speed Bit Error Rate (BER) testing instrument. |
| |
| Keywords: | ECL FPGA BER frame synchronization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
