首页 | 本学科首页   官方微博 | 高级检索  
     

基于博弈论的片上总线仲裁机制研究
引用本文:黄以华,凌国俊,廖世文,刘燕林,张健翀. 基于博弈论的片上总线仲裁机制研究[J]. 电子学报, 2010, 38(11): 2476-2481
作者姓名:黄以华  凌国俊  廖世文  刘燕林  张健翀
作者单位:中山大学电子与通信工程系,广东广州 510275
基金项目:国家自然科学基金(No.60871059)
摘    要:随着半导体工艺技术的发展,芯片内部集成的功能模块越来越多.各功能模块通过总线方式连接,因而片上总线仲裁架构成为制约芯片性能提高的瓶颈.通过改善片上总线仲裁器设计,能有效缓解由于各功能模块争用总线资源而引起的芯片性能下降.本文提出一种基于博弈论的片上总线仲裁机制,利用求解多人博弈问题的方法解决总线争用问题,并以片上系统的性能指标为约束条件,得到解决总线争用问题的一般模型.最后,通过仿真及实际硬件平台对算法进行测试,结果表明应用本算法的指令处理速度比应用固定优先级算法快236%,比应用轮换算法快53%.

关 键 词:博弈论  仲裁器  片上总线  
收稿时间:2009-06-09

The Research on the Game Theory-Based On-Chip-Bus Arbitration Mechanism
HUANG Yi-hua,LING Guo-jun,LIAO Shi-wen,LIU Yan-lin,ZHANG Jian-chong. The Research on the Game Theory-Based On-Chip-Bus Arbitration Mechanism[J]. Acta Electronica Sinica, 2010, 38(11): 2476-2481
Authors:HUANG Yi-hua  LING Guo-jun  LIAO Shi-wen  LIU Yan-lin  ZHANG Jian-chong
Affiliation:Department of Electronic and Communication,Zhongshan University,Guangzhou,Guangdong 510275,China
Abstract:With the development of semiconductor technology,more and more functional modules are integrated on a chip.The on-chip-bus Arbitration architecture has become bottlenecks in the improvement of chip performance,as modules are connected through the bus.The degradation of chip performance due to the contention for bus resources can be relieved by optimizing the design of the on-chip-bus arbiter,so this paper presents a game theory-based on-chip-bus arbitration mechanism which solves the bus contention problem ...
Keywords:game theory  arbiter  on-chip-bus  
本文献已被 CNKI 万方数据 等数据库收录!
点击此处可从《电子学报》浏览原始摘要信息
点击此处可从《电子学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号