| DVB-S2中BCH译码器的硬件设计 |
| |
| 引用本文： | 潘良华. DVB-S2中BCH译码器的硬件设计[J]. 现代电子技术, 2007, 30(21): 25-27,33 |
| |
| 作者姓名： | 潘良华 |
| |
| 作者单位： | 同济大学,通信软件及专用集成电路设计中心,上海,200092 |
| |
| 摘 要： | DVB-S2是新一代数字卫星广播标准,标准采用了新的调制与编码技术,在一定的复杂程度下取得最大的信道容量与较好的系统可扩展性。其中编码方式采用了由BCH与LDPC级联的前向纠错系统,使系统性能接近香农限,但长二进制BCH码,也极大地增加了译码器硬件实现难度。针对标准中BCH码的特殊性,通过对长BCH码优化方法的研究与讨论,提出实现该译码器简单有效的FPGA硬件结构,在满足速度要求的前提下尽量减小面积。
|
| 关 键 词： | 二进制BCH码 无逆Berlekamp算法 并行钱氏搜索 |
| 文章编号： | 1004-373X（2007）21-025-03 |
| 收稿时间： | 2007-03-26 |
| 修稿时间： | 2007-03-26 |
Hardware Design of BCH Decoder in DVB-S2 |
| |
| PAN Lianghua. Hardware Design of BCH Decoder in DVB-S2[J]. Modern Electronic Technique, 2007, 30(21): 25-27,33 |
| |
| Authors: | PAN Lianghua |
| |
| Affiliation: | Conmmunication Software and ASIC Design Center, Tongji University,Shanghai, 200092, China |
| |
| Abstract: | |
| |
| Keywords: | DVB-S2 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
