| 基于DSP Builder的16阶FIR滤波器实现 |
| |
| 引用本文： | 范寒柏,司加祯.基于DSP Builder的16阶FIR滤波器实现[J].现代电子技术,2009,32(20):193-195. |
| |
| 作者姓名： | 范寒柏 司加祯 |
| |
| 作者单位： | 华北电力大学,河北,保定,071003 |
| |
| 摘 要： | 现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.
|
| 关 键 词： | FIR滤波器 Quartus Ⅱ |
Design of 16-taps FIR Filter Based on DSP Builder |
| |
| FAN Hanbai,SI Jiazhen.Design of 16-taps FIR Filter Based on DSP Builder[J].Modern Electronic Technique,2009,32(20):193-195. |
| |
| Authors: | FAN Hanbai SI Jiazhen |
| |
| Abstract: | |
| |
| Keywords: | Simulink DSP Builder |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
