| 基于VHDL的浮点算法研究 |
| |
| 引用本文： | 夏阳,邹莹.基于VHDL的浮点算法研究[J].计算机仿真,2007,24(4):87-90. |
| |
| 作者姓名： | 夏阳 邹莹 |
| |
| 作者单位： | 宇航智能控制技术国防科技重点实验室,北京,100854 |
| |
| 摘 要： | 浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.
|
| 关 键 词： | 超高速集成电路硬件描述语言 浮点算法 现场可编程门阵列 |
| 文章编号： | 1006-9348（2007）04-0087-04 |
| 修稿时间： | 2006-09-14 |
An Algorithm of Floating Point Numbers Based on VHDL |
| |
| XIA Yang,ZOU Ying.An Algorithm of Floating Point Numbers Based on VHDL[J].Computer Simulation,2007,24(4):87-90. |
| |
| Authors: | XIA Yang ZOU Ying |
| |
| Affiliation: | 1. State Key Lab of National Defense for Aerospace Intelligent Control, Beijing 100854, China; 2. Beijing Aerospace Automatic Control Institute, Beijing 100854, China |
| |
| Abstract: | |
| |
| Keywords: | VHDL Arithmetic of floating point numbers FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
