|
|||||
|
|
| 存储器与FPGA接口互连的信号完整性设计 | |
| 作者姓名： | 王文磊 陈章进 季渊 黄舒平 |
| 作者单位： | 上海大学 上海大学微电子研究与开发中心,上海,200072;上海大学 上海大学微电子研究与开发中心,上海 200072;上海大学 上海大学计算中心,上海 200072;上海大学 上海大学微电子研究与开发中心,上海 200072;上海昀光微电子有限公司,上海 200072 |
| 基金项目： | 国家自然科学基金;国家自然科学基金 |
| 摘 要： | 随着芯片性能的提升,芯片数据传输速率越来越高,高速信号导致信号串扰、振铃等一系列信号完整性问题。针对高性能FPGA与高性能存储器之间的电路接口设计,提出了一套在FPGA控制器极限频率工作下的单端信号阻抗匹配以及传输线设计仿真方案,实现单根数据线传输速率达到800MHz。利用Cadence Sigrity软件对接口电路建立模型,进行传输线串扰,阻抗匹配仿真,验证了设计方案的可行性。 |
| 关 键 词： | 信号完整性 印刷电路板 单端信号 高速传输 |
| 本文献已被 维普 万方数据 等数据库收录！ | |