首页 | 本学科首页   官方微博 | 高级检索  
     

DVD伺服控制芯片中内容加扰系统的硬件结构
引用本文:夏军,袁丽霞,邹雪城. DVD伺服控制芯片中内容加扰系统的硬件结构[J]. 电子学报, 2005, 33(2): 214-217
作者姓名:夏军  袁丽霞  邹雪城
作者单位:华中科技大学电子科学与技术系,湖北武汉,430074;华中科技大学电子科学与技术系,湖北武汉,430074;华中科技大学电子科学与技术系,湖北武汉,430074
摘    要:本文介绍了一种用于DVD-ROM伺服控制芯片的内容干扰系统(CSS)的硬件结构.该系统通过在DVD驱动器和主机之间进行认证和对密钥进行加扰,可有效防止对DVD盘片的非法拷贝.用Verilog HDL完成整个系统的设计,功能仿真结果表明,设计成功.采用CMOS标准单元库的综合结果为:CSS的最大时钟频率为100MHZ,面积为1.69mm2(0.25μm),当CSS的频率为100MHZ时功耗为37.38mW,其性能足以满足DVD应用.

关 键 词:内容加扰系统  DVD-ROM  Verilog HDL  仿真  综合
文章编号:0372-2112(2005)02-0214-04
收稿时间:2003-10-18

Hardware Architecture of a Content Scrambling System for DVD Servo Controller
XIA Jun,YUAN Li-xia,ZOU Xue-cheng. Hardware Architecture of a Content Scrambling System for DVD Servo Controller[J]. Acta Electronica Sinica, 2005, 33(2): 214-217
Authors:XIA Jun  YUAN Li-xia  ZOU Xue-cheng
Affiliation:Department of Electronic Science & Technology,Huazhong Univ.of Sci.& Tech.,Wuhan,Hubei 430074,China
Abstract:This paper presents the hardware architecture for a Content Scrambling System (CSS) that can be used as a building block for DVD-ROM servo controller.It is designed to prevent illegal copy of DVD disc.This includes performing the authentication between DVD drive and the host and scrambling the keys.The system has been implemented in Verilog HDL and the simulation results indicate that the design is successful.Synthesis for a 0.25μm standard-cell library provides an estimation of 100MHZ achievable clock-frequency,1.69mm2 and 37.38mW power dissipation.It has sufficient performance for DVD applications.
Keywords:DVD-ROM  Verilog HDL
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子学报》浏览原始摘要信息
点击此处可从《电子学报》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号