| 一种可嵌入MCU的8位高速乘法器的设计 |
| |
| 引用本文： | 朱建卫,居水荣.一种可嵌入MCU的8位高速乘法器的设计[J].微电子学,2010,40(6). |
| |
| 作者姓名： | 朱建卫 居水荣 |
| |
| 摘 要： | 介绍了一种可嵌入微控制器的8位乘法器的设计.采用基4 Booth算法产生部分积,用一种改进的压缩阵列结构压缩部分积;同时,采用一种减少符号扩展的技术,优化压缩结构的面积,最终对压缩的数据采用超前进位加法器求和电路得到乘积.整个设计采用Verilog HDL进行结构级描述,基于SMIC 0.18 μm标准单元库,由Synopsys的DC进行逻辑综合.结果显示,设计的乘法器电路时间延迟为5.31 ns,系统时钟频率达188 MHz.
|
| 关 键 词： | 乘法器 改进Booth算法 压缩器 |
Design of an 8-Bit High-Speed Multiplier Embedded in MCU |
| |
| ZHU Jianwei,JU Shuirong.Design of an 8-Bit High-Speed Multiplier Embedded in MCU[J].Microelectronics,2010,40(6). |
| |
| Authors: | ZHU Jianwei JU Shuirong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
