| 并行前缀加法器的研究与实现 |
| |
| 引用本文： | 靳战鹏,沈绪榜,罗旻. 并行前缀加法器的研究与实现[J]. 微电子学与计算机, 2005, 22(12): 92-95 |
| |
| 作者姓名： | 靳战鹏 沈绪榜 罗旻 |
| |
| 作者单位： | 西北工业大学计算机学院,陕西,西安,710072 |
| |
| 基金项目： | 国防预研基金，西北工业大学校科研和教改项目 |
| |
| 摘 要： | 随着微处理器运算速度的大幅度提高,对快速加法器的需求也越来越高.当vLSI工艺进入深亚微米阶段的时候,很多情况下,无论是在面积还是在时序上连线都起着决定性的作用.文章基于不同的CMOS工艺,针对三种不同结构的并行前缀加法器,在不同数据宽度的情况下进行性能比较,根据深亚微米下金属互连线对加法器性能的影响,挑选出适合深亚微米工艺的加法器结构.
|
| 关 键 词： | 并行前缀加法器 KS结构 LF结构 BK结构 |
| 文章编号： | 1000-7180（2005）12-092-04 |
| 收稿时间： | 2005-04-14 |
| 修稿时间： | 2005-04-14 |
Research and Implementation of Parallel Prefix Adder |
| |
| JIN Zhan-peng,SHEN Xu-bang,LUO Min. Research and Implementation of Parallel Prefix Adder[J]. Microelectronics & Computer, 2005, 22(12): 92-95 |
| |
| Authors: | JIN Zhan-peng SHEN Xu-bang LUO Min |
| |
| Abstract: | |
| |
| Keywords: | Parallel prefix adder KS adder LF adder BK adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
