| 用STATECAD快速设计有限状态机 |
| |
| 引用本文： | 房瑞华,黄士坦. 用STATECAD快速设计有限状态机[J]. 微机发展, 2006, 16(12): 122-123 |
| |
| 作者姓名： | 房瑞华 黄士坦 |
| |
| 作者单位： | 西安微电子技术研究所 陕西西安710054 |
| |
| 摘 要： | 有限状态机设计的关键是如何把一个实际的时序逻辑关系抽象成一个时序逻辑函数,传统的电路图输入法通过直接设计寄存器组来实现各个状态之间的转换,而用硬件描述语言来描述有限状态机,往往是通过充分发挥硬件描述语言的抽象建模能力,通过对系统在系统级或寄存器传输级进行描述来建立有限状态机。随着EDA工具的快速发展,通过CAD快速设计有限状态机自动化成为可能。
|
| 关 键 词： | 有限状态机 STATECAD VHDL |
| 文章编号： | 1673-629X(2006)12-0122-02 |
| 修稿时间： | 2006-03-28 |
Repid Design of Finite State Machine with STATECAD |
| |
| FANG Rui-hua,HUANG Shi-tan. Repid Design of Finite State Machine with STATECAD[J]. Microcomputer Development, 2006, 16(12): 122-123 |
| |
| Authors: | FANG Rui-hua HUANG Shi-tan |
| |
| Abstract: | |
| |
| Keywords: | finite state machine STATECAD VHDL |
| 本文献已被 CNKI 等数据库收录！ |
|
