| 用CPLD实现DSP与外设芯片的速度匹配 |
| |
| 引用本文： | 王金友.用CPLD实现DSP与外设芯片的速度匹配[J].电子测量技术,2006,29(4):73-75. |
| |
| 作者姓名： | 王金友 |
| |
| 作者单位： | 潍坊学院,潍坊,261061 |
| |
| 摘 要： | 在某些工业仪表与自动化装置中,数字信号处理器经常需要与不同速度的外设芯片进行接口。在TMS320Cxx等系列DSP芯片中提供了两种机制实现与外设芯片的速度匹配:一是利用软件设置DSP内部的等待状态控制寄存器,可插入0~7个机器等待周期;二是提供READY信号管脚,由外部电路控制可以产生任意数目的等待周期。本文应用CPLD分别采用图形输入法和VHDL语言编程产生等待信号,实现了DSP与外设芯片的速度匹配,简化了DSP访问外设时由软件产生等待的程序编写,提高了整个系统的执行速度。
|
| 关 键 词： | 速度匹配 CPLD DSP |
Implementation of speed match between DSP and peripheral chips using CPLD |
| |
| Wang Jinyou.Implementation of speed match between DSP and peripheral chips using CPLD[J].Electronic Measurement Technology,2006,29(4):73-75. |
| |
| Authors: | Wang Jinyou |
| |
| Affiliation: | Weifang University,Weifang 261061 |
| |
| Abstract: | |
| |
| Keywords: | speed match CPLD DSP |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
