| 一种基于编码的低硬件开销的测试数据压缩方法 |
| |
| 作者姓名： | 方建平 郝跃 刘红侠 李康 |
| |
| 作者单位： | 西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071;西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071;西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071;西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071 |
| |
| 基金项目： | 国家科技攻关项目,中国科学院资助项目 |
| |
| 摘 要： | 提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时间.该算法是基于变长-变长的编码方式,即把不同游程长度的字串映射成不同长度的代码字,可以得到一个很好的压缩率.同时为了进一步提高压缩率,还提出了一种不确定位填充方法和测试向量的排序算法,在编码压缩前对测试数据进行相应的预处理.另外,混合游程编码的研究过程中充分考虑到了硬件解码电路的设计,可以使硬件开销尽可能小,并减少总的测试时间.最后,ISCAS 89 benchmark电路的实验结果证明了所提算法的有效性.
|
| 关 键 词： | 测试数据压缩 不确定位填充 SoC测试 混合游程编码 |
| 收稿时间： | 2015-08-19 |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载免费的PDF全文 |
|
