| 一种高效的多码率LDPC译码器的设计 |
| |
| 引用本文： | 李风飞,郝学飞,胡国荣.一种高效的多码率LDPC译码器的设计[J].微电子学与计算机,2011,28(2). |
| |
| 作者姓名： | 李风飞 郝学飞 胡国荣 |
| |
| 作者单位： | 中国科学院,微电子研究所,北京,100029 |
| |
| 摘 要： | 利用最小和算法(Min-Sum Algorithm,MSA),提出了一种存储高效的、低复杂度的多码率LDPC译码器.通过引入映射网络和地址产生器,采用流水线设计,降低了硬件实现复杂度,减少了存储需求量,提高了系统吞吐量.通过资源复用,在不增加存储器的情况下,实现了码率可调.采用该结构,在FPGA上实现了一个适合中国移动多媒体广播(CMMB)标准的LDPC译码器,1/2码率10次迭代时,吞吐量可达70.5Mb/s,3/4码率15次迭代时,吞吐量可达73.2 Mb/s.
|
| 关 键 词： | 最小和算法 |
High-Efficient, Multi-rate LDPC Decoder Design |
| |
| LI Feng-fei,HAO Xue-fei,HU Guo-rong.High-Efficient, Multi-rate LDPC Decoder Design[J].Microelectronics & Computer,2011,28(2). |
| |
| Authors: | LI Feng-fei HAO Xue-fei HU Guo-rong |
| |
| Abstract: | |
| |
| Keywords: | LDPC CMMB FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
