| 以太网物理层中判决反馈均衡器VLSI优化设计 |
| |
| 引用本文： | 王雪静,叶凡,任俊彦.以太网物理层中判决反馈均衡器VLSI优化设计[J].通信学报,2006,27(5):115-119. |
| |
| 作者姓名： | 王雪静 叶凡 任俊彦 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 对以太网物理层中的判决反馈均衡器进行了VLSI优化设计,从硬件实现角度提出了两点改进措施,一是采用混合结构实现,二是系数调整单元复用。在0.18μm CMOS工艺下,改进后的判决反馈均衡器相比转置结构实现的判决反馈均衡器,速度提高16%,面积减少36%,功耗降低了39%。
|
| 关 键 词： | 以太网 判决反馈均衡器 VLSI优化 混合结构 |
| 文章编号： | 1000-436X（2006）05-0115-05 |
| 收稿时间： | 2005-01-20 |
| 修稿时间： | 2006-04-06 |
VLSI architecture optimization for DFE used in Ethernet |
| |
| WANG Xue-jing,YE Fan,REN Jun-yan.VLSI architecture optimization for DFE used in Ethernet[J].Journal on Communications,2006,27(5):115-119. |
| |
| Authors: | WANG Xue-jing YE Fan REN Jun-yan |
| |
| Abstract: | |
| |
| Keywords: | Ethernet decision feedback equalizer VLSI optimization hybrid structure |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《通信学报》浏览原始摘要信息 |
|
点击此处可从《通信学报》下载全文 |
|
