| 多处理器芯片组中交叉开关的设计与性能优化 |
| |
| 引用本文： | 方志斌,安学军,胡鹏.多处理器芯片组中交叉开关的设计与性能优化[J].计算机工程,2008,34(5):36-38. |
| |
| 作者姓名： | 方志斌 安学军 胡鹏 |
| |
| 作者单位： | 1. 中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算机系统结构重点实验室,北京,100080
2. 中国科学院计算技术研究所,北京,100080;中国科学院计算机系统结构重点实验室,北京,100080 |
| |
| 基金项目： | 中国科学院创新课题基金
,
中国科学院计算技术研究所创新课题基金 |
| |
| 摘 要： | 交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关，其工作频率在FPGA布局布线后可以达到100 MHz。通过实践采样，对延迟和带宽进行测试，提出性能优化的策略，目前该交叉开关已稳定运行于龙芯2E多处理器系统中。
|
| 关 键 词： | 交叉开关 多处理器 芯片组 |
| 文章编号： | 1000-3428（2008）05-1036-03 |
| 收稿时间： | 2007-04-28 |
| 修稿时间： | 2007年4月28日 |
Design and Performance Optimization of Crossbar in Multi-processor Chipset |
| |
| FANG Zhi-bin,AN Xue-jun,HU Peng.Design and Performance Optimization of Crossbar in Multi-processor Chipset[J].Computer Engineering,2008,34(5):36-38. |
| |
| Authors: | FANG Zhi-bin AN Xue-jun HU Peng |
| |
| Affiliation: | (1. Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100080; 2. Graduate School, Chinese Academy of Sciences, Beijing 100039; 3. Key Laboratory of Computer System and Architecture, Chinese Academy of Sciences, Beijing 100080) |
| |
| Abstract: | Crossbar is the core logic of switch and chipset. This paper designs and implements a crossbar in multi-processor chipset, and the frequency of the crossbar is up to 100 MHz after placing and routing on FPGA platform. The delay and bandwidth of the crossbar is tested based on implementation, and some optimization strategies of the crossbar are proposed. The crossbar runs in multi-processor system composed by Godson 2E CPU. |
| |
| Keywords: | crossbar multi-processor chipset |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
|
