|
|||||
|
|
| 基于FPGA／CPLD控制系统的设计方法 | |
| 引用本文： | 张宪起,鲁争焱,张浩然.基于FPGA／CPLD控制系统的设计方法[J].集成电路通讯,2007,25(2):1-6. |
| 作者姓名： | 张宪起 鲁争焱 张浩然 |
| 作者单位： | 中国兵器工业第214研究所 蚌埠233042 |
| 摘 要： | 介绍了用FPGA/CPLD实现控制系统自顶向下的设计方法,以一个控制系统实例介绍了控制系统中小数分频的设计方法,用ALDEC公司的Active-HDL进行状态图设计,以及如何用流水设计的方法提高控制系统的运行速度。 |
| 关 键 词： | 控制系统 FPGA/CPLD 小数分频 Active-HDL 状态图 流水设计 |
| 本文献已被 CNKI 维普 等数据库收录！ | |