用校正法实现硬件数字乘法器

硬件数字乘法器是一个高速数字信号处理系统的关键部件.目前在美国和日本已经研制出单片的16×16位数字乘法器超大规模集成电路.国内实现乘法器的最常用方案,是用Texas公司74系列的4×4基本乘法单元电路74LS274和华莱士树位片电路74LS275,按华莱士树结构叠接而成.采用这种方案的16×16位2的补码乘法器需要六、七十片中规模TTL集成电路,其中包括16片4×4基本乘法单元电路.这种乘法器的规模还是相当大的,不可能被广泛应用.本文将提出一种新颖的乘法器硬件结构,这种