| 基于FPGA自主控制浮点加减控制器设计 |
| |
| 引用本文： | 张玲玲,李克俭,蔡启仲. 基于FPGA自主控制浮点加减控制器设计[J]. 计算机测量与控制, 2014, 22(9): 2941-2943 |
| |
| 作者姓名： | 张玲玲 李克俭 蔡启仲 |
| |
| 作者单位： | 广西科技大学 电气与信息工程学院,广西 柳州 545006 ;广西科技大学 电气与信息工程学院,广西 柳州 545006 ;广西科技大学 电气与信息工程学院,广西 柳州 545006 |
| |
| 基金项目： | 广西科学基金(桂科自2011GXNSFA018153)。 |
| |
| 摘 要： | 为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下.可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317 M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92%,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算。
|
| 关 键 词： | FPGA 浮点加减法运算 控制器 多操作数 |
| 收稿时间： | 2014-04-21 |
| 修稿时间： | 2014-05-26 |
Design of Floating Point Add and Subtract Controller of Independent Control Based on FPGA |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载全文 |
|
