| 基于FPGA的1553B总线控制器的实现 |
| |
| 引用本文： | 胡亚平. 基于FPGA的1553B总线控制器的实现[J]. 国外电子测量技术, 2008, 27(8) |
| |
| 作者姓名： | 胡亚平 |
| |
| 作者单位： | 中国电子科技集团公司第四十一研究所,蚌埠,233010 |
| |
| 摘 要： | 本文介绍了在FPGA中实现1553B总线控制器的方法。重点说明了在FPGA中构建一个精简指令的32位CPU内核的方法、消息发生器的设计以及消息发生与处理流程。本技术克服了使用1553B专用协议芯片的不便,为1553B总线的测试提供了一个很好的解决方案。
|
| 关 键 词： | CPU内核 总线控制器 消息 |
Realization of 1553B bus controller based on FPGA |
| |
| Hu Yaping. Realization of 1553B bus controller based on FPGA[J]. Foreign Electronic Measurement Technology, 2008, 27(8) |
| |
| Authors: | Hu Yaping |
| |
| Abstract: | This paper introduces the method to realize 1553B bus controller in FPGA, expatiating with emphasis on the method to construct a 32 b CPU core with reduced instructions in FPGA, the design of message generator, and the flow of message generation and process. This technology overcomes the inconvenience when using 1553B dedicated protocol chip, provides the valuable solution to test 1553B bus. |
| |
| Keywords: | CPU core bus controller message |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
