| 基于8051核的数字电路系统验证技术 |
| |
| 引用本文： | 魏敬和,虞致国. 基于8051核的数字电路系统验证技术[J]. 中国电子科学研究院学报, 2007, 2(5): 539-543 |
| |
| 作者姓名： | 魏敬和 虞致国 |
| |
| 作者单位： | 中国电子科技集团公司第58研究所,江苏,无锡,214035;中国电子科技集团公司第58研究所,江苏,无锡,214035 |
| |
| 摘 要： | SoC设计的重要特征是IP集成,但是不同IP模块的集成给SoC验证工作带来大量的问题.文中基于8051核的总线构建一个8位SoC设计验证平台,该平台可重用IP模块的激励文件,并利用现有的EDA工具对不同设计阶段进行软硬件协同仿真,大大减轻系统验证的工作量.
|
| 关 键 词： | 片上系统 系统验证 IP复用 |
| 文章编号： | 1673-5692（2007）05-539-05 |
| 修稿时间： | 2007-06-15 |
System Verification Technology in Digital Circuit Based on 8051 Core |
| |
| WEI Jing-he,YU Zhi-guo. System Verification Technology in Digital Circuit Based on 8051 Core[J]. Journal of China Academy of Electronics and Information Technology, 2007, 2(5): 539-543 |
| |
| Authors: | WEI Jing-he YU Zhi-guo |
| |
| Affiliation: | The 58th Research Institute of CETC, Jiangsu Wuxi 214035, China |
| |
| Abstract: | |
| |
| Keywords: | system on chip system verification IP reuse |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
