| 站域信息实时同步采集中同步采样时钟的设计 |
| |
| 引用本文： | 朱超,梅军,黄潇贻,倪玉玲,郑建勇.站域信息实时同步采集中同步采样时钟的设计[J].电力系统自动化,2014,38(6):106-111. |
| |
| 作者姓名： | 朱超 梅军 黄潇贻 倪玉玲 郑建勇 |
| |
| 作者单位： | 东南大学电气工程学院， 江苏省南京市 210096;东南大学电气工程学院， 江苏省南京市 210096;东南大学电气工程学院， 江苏省南京市 210096;东南大学电气工程学院， 江苏省南京市 210096;东南大学电气工程学院， 江苏省南京市 210096 |
| |
| 摘 要： | 站域信息实时同步采集是智能变电站中实现全景信息采集的关键技术。在研究基于全球定位系统(GPS)采样数据同步的基础上,针对合并单元同步采样时钟对晶振依赖性强,及在晶振老化、频率准确度降低的情况下输出误差较大等不足,提出了一种基于现场可编程门阵列(FPGA)的同步采样时钟闭环校正实现方法。通过对2种同步采样时钟输出误差的定量分析,证明可通过软件补偿改善输出误差,并在提高同步采样脉冲输出精度的同时,保证输出相位的一致性。实验验证表明,该方法在使用普通石英晶振时,合并单元的同步采样值能达到0.2s级精度,体现了良好的同步性能。
|
| 关 键 词： | 合并单元 现场可编程门阵列 同步采样 晶振时钟 闭环系统 输出误差 |
| 收稿时间： | 2013/7/17 0:00:00 |
| 修稿时间： | 2014/2/14 0:00:00 |
Design of Synchronous Sampling Clock in Real-time Synchronous Acquisition of Substation Area Information |
| |
| ZHU Chao,MEI Jun,HUANG Xiaoyi,NI Yuling and ZHENG Jianyong.Design of Synchronous Sampling Clock in Real-time Synchronous Acquisition of Substation Area Information[J].Automation of Electric Power Systems,2014,38(6):106-111. |
| |
| Authors: | ZHU Chao MEI Jun HUANG Xiaoyi NI Yuling and ZHENG Jianyong |
| |
| Affiliation: | School of Electrical Engineering, Southeast University, Nanjing 210096, China;School of Electrical Engineering, Southeast University, Nanjing 210096, China;School of Electrical Engineering, Southeast University, Nanjing 210096, China;School of Electrical Engineering, Southeast University, Nanjing 210096, China;School of Electrical Engineering, Southeast University, Nanjing 210096, China |
| |
| Abstract: | |
| |
| Keywords: | merging unit field programmable gate array (FPGA) synchronous sampling oscillator clock closed-loop system output error |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《电力系统自动化》浏览原始摘要信息 |
|
点击此处可从《电力系统自动化》下载全文 |
|
