ASIC逻辑综合中重定时序

本文针对在ＡＳＩＣ逻辑综合结构级优化中，去除冗余逻辑结构后，组合逻辑电路上可能出现的时间延迟不一致现象，导致时序混乱，使时序正常操作的限定条件不满足，这就需要重新安排和分配时序。本文分析组合逻辑电路的结构，提出了调整方法，应用二阶段线性规划方法求出最优解，为ＡＳＩＣ逻辑综合中时序的正常化提供了最佳方案。