| 基于FPGA的高速并行Viterbi译码器的设计与实现 |
| |
| 引用本文： | 童琦,何洪路,吴明森.基于FPGA的高速并行Viterbi译码器的设计与实现[J].电子技术应用,2007,33(1):30-32. |
| |
| 作者姓名： | 童琦 何洪路 吴明森 |
| |
| 作者单位： | 中国科学院上海微系统与信息技术研究所,上海,200050;中国科学院上海微系统与信息技术研究所,上海,200050;中国科学院上海微系统与信息技术研究所,上海,200050 |
| |
| 摘 要： | 针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xil-inx ISE 6.2中进行了建模仿真和综合实现。
|
| 关 键 词： | Viterbi 译码 路径值 回溯 |
| 修稿时间： | 2006年8月2日 |
The design and realization of high speed and parallel Viterbi decoder based on FPGA |
| |
| TONG Qi,HE Hong Lu,WU Ming Sen.The design and realization of high speed and parallel Viterbi decoder based on FPGA[J].Application of Electronic Technique,2007,33(1):30-32. |
| |
| Authors: | TONG Qi HE Hong Lu WU Ming Sen |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
