| 基于FPGA的高速实时FFT处理器设计 |
| |
| 引用本文： | 周海斌,刘刚.基于FPGA的高速实时FFT处理器设计[J].电子工程师,2005,31(1):54-56. |
| |
| 作者姓名： | 周海斌 刘刚 |
| |
| 作者单位： | 南京电子技术研究所,江苏省南京市,210013 |
| |
| 摘 要： | 结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.
|
| 关 键 词： | FFT FPGA 流水线操作 块浮点 Verilog HDL |
| 修稿时间： | 2004年11月30 |
Design of a High Speed and Real-time FFT Processor with FPGA |
| |
| Zhou Haibin,Liu Gang.Design of a High Speed and Real-time FFT Processor with FPGA[J].Electronic Engineer,2005,31(1):54-56. |
| |
| Authors: | Zhou Haibin Liu Gang |
| |
| Abstract: | |
| |
| Keywords: | FFT FPGA pipelined architecture block floating point Verilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
