| 高速数据压缩与缓存的FPGA实现 |
| |
| 引用本文： | 王宁,李冰.高速数据压缩与缓存的FPGA实现[J].微计算机信息,2008,24(8):213-214. |
| |
| 作者姓名： | 王宁 李冰 |
| |
| 作者单位： | 东南大学集成电路学院,江苏南京,210096 |
| |
| 摘 要： | 本文设计了一种以FPGA为数据压缩和数据缓存单元的高速数据采集系统,其主要特点是对高速采集的数据进行实时压缩,再将压缩后的数据进行缓冲存储.该设计利用数据比较模块实时地将一个压缩比数组中的最大值保存起来,再将该最大值缓冲存储,从而满足采集系统的需要.文中分别设计了基于双口RAM和FIFO实现的两种缓冲方法,并对仿真结果进行了对比分析,该系统工作频率可迭90MHZ.
|
| 关 键 词： | 高速数据采集 数据压缩 数据缓存 现场可编程门阵列 数据压缩 数据缓存 FPGA Cache Data compression 工作频率 采集系统 分析 仿真结果 缓冲方法 FIFO 双口 保存 最大值 数组 压缩比 模块 数据比较 利用 缓冲存储 |
| 文章编号： | 1008-0570(2008)03-2-0213-02 |
| 修稿时间： | 2008年1月5日 |
Implementation of High-Speed Data compression and Data Cache With FPGA |
| |
| WANG NING,LI BING.Implementation of High-Speed Data compression and Data Cache With FPGA[J].Control & Automation,2008,24(8):213-214. |
| |
| Authors: | WANG NING LI BING |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
