| 2,1,7卷积码Viterbi译码器的一种设计方案 |
| |
| 引用本文： | 李晓刚,蔡德林. 2,1,7卷积码Viterbi译码器的一种设计方案[J]. 信息技术, 2008, 32(1): 41-44 |
| |
| 作者姓名： | 李晓刚 蔡德林 |
| |
| 作者单位： | 安徽大学电子科学与技术学院,合肥,230039 |
| |
| 摘 要： | 卷积码在通信系统中得到了极为广泛的应用.其中约束长度K=7,码率为1/2和1/3的Odenwalder卷积码已经成为商业卫星通信系统中的标准编码方法.提出了一种(2,1,7)卷积码Viterbi译码器的设计方案,该译码器采用全并行结构的加/比/选模块和回溯法以提高译码速度,重点介绍了幸存路径存储与交换单元的设计与实现.
|
| 关 键 词： | 卷积码 Viterbi译码器 FPGA 卷积码 Viterbi decoder 译码器 的设计方案 proposal design 交换单元 幸存路径存储 重点 译码速度 回溯法 模块 并行结构 编码方法 标准 商业卫星 码率 约束长度 应用 通信系统 |
| 文章编号： | 1009-2552（2008）01-0041-04 |
| 收稿时间： | 2007-07-13 |
| 修稿时间： | 2007-07-13 |
A design proposal of(2,1,7) convolutional code Viterbi decoder |
| |
| LI Xiao-gang,CAI De-lin. A design proposal of(2,1,7) convolutional code Viterbi decoder[J]. Information Technology, 2008, 32(1): 41-44 |
| |
| Authors: | LI Xiao-gang CAI De-lin |
| |
| Affiliation: | LI Xiao-gang,CAI De-lin (School of Electronic Science , Technology,Anhui University,Hefei 230039,China) |
| |
| Abstract: | Convolutional code has a much broader application in communication system.The Odenwalder convolutional code with constraint length K=7,code rate=1/2 and 1/3 has become standard encoding method in commercial satellite communication system.This paper presentsa design of a(2,1,7) convolutional code Viterbi decoder.The decoder uses ADD/COMPARE /SELECT module which is parallel-structured and the method of exchage of registers to improve the decoding speed.The paper focuses on design and implementation of the sur... |
| |
| Keywords: | convolutional code Viterbi decoder FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
