PEEC结合有理缩减技术分析高速集成电路中同步开关噪声 |
| |
引用本文: | 杨晓平,李征帆.PEEC结合有理缩减技术分析高速集成电路中同步开关噪声[J].微纳电子技术,2000(1). |
| |
作者姓名: | 杨晓平 李征帆 |
| |
作者单位: | 上海交通大学电子工程系!上海200030 |
| |
摘 要: | 利用部分元件等效电路 ( PEEC)方法分析高速集成电路系统中同步开关噪声 ,该方法相比其它等效电路方法及全波分析方法 ,具有简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过对电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )上同步开关噪声的分析 ,表明这种方法是分析高速集成电路中同步开关噪声的高效方法。
|
关 键 词: | 高速集成电路 同步开关噪声(SSN) PEEC 阶数缩减 |
本文献已被 CNKI 等数据库收录! |
|