|
|||||
|
|
| 信息理论与电子设备 | |
| 摘 要： | 1210 信息理论与技术0524991大约束度 Viterbi 译码器在 FPGA 中的实现刊,中]/李鹏辉//中国集成电路.—2005,(7).—43-46(C2)本文介绍了针对约束长度为9,码率为1/2卷积码的 Viterbi 译码器在 FPGA 中的一种实现方案。其中采用了串并结合的方法兼顾面积和速度,并用流水线来提高译码速度。测试结果表明,本设计消耗硬件资 |
| 本文献已被 CNKI 等数据库收录！ | |
|
||||||||
|
||||||||
|
||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |