| 适用于H.264视频解码器的VLD设计 |
| |
| 引用本文： | 戴春泉,李锦涛,黄晁.适用于H.264视频解码器的VLD设计[J].计算机工程,2005,31(13):162-164. |
| |
| 作者姓名： | 戴春泉 李锦涛 黄晁 |
| |
| 作者单位： | 中国科学院计算技术研究所,北京,100080 |
| |
| 基金项目： | 国家“863”计划基金资助项目(2001AA110342) |
| |
| 摘 要： | 设计了一种适合于H-264的变字长解码器，根据码流特点进行模块划分，减少硬件开销；采用并行结构解NAL包，解码效率高；采用了桶形移位器，进行并行解码，每个时钟解一个码字。采用Verilog语言进行设计、仿真，并通过了FPGA验证，可以在FPGA上实时解码标准清晰度的H．264视频。用0．18μm CMOS工艺库作综合，电路规模为1．6万门左右，最高频率能够达到150MHz。
|
| 关 键 词： | 专用集成电路 视频解码 变字长解码 H．264 |
| 文章编号： | 1000-3428(2005)13-0162-03 |
Design of Variable Length Decoder for H.264 Video Decoder |
| |
| DAI Chunquan,Li Jintao,HUANG Chao.Design of Variable Length Decoder for H.264 Video Decoder[J].Computer Engineering,2005,31(13):162-164. |
| |
| Authors: | DAI Chunquan Li Jintao HUANG Chao |
| |
| Abstract: | |
| |
| Keywords: | ASIC Video decoding Variable length decoding H 264 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
