基于SHA-1压缩法的数字签名算法硬件设计 |
| |
作者单位: | ;1.吉林化工学院信息与控制工程学院 |
| |
摘 要: | SHA-1算法是数字签名技术有效、安全的一种算法,广泛应用于互联网电子政务、商务安全领域中.为提高算法安全且高速的目的,本文设计一种SHA-1压缩法的硬件实现方法,该方法通过多步变一步缩短路径,降低逻辑单元使用,同时,利用保存加法降低运算延时,有效提升运算速度.系统以ALTERA公司FPGA器件Stratix-Ⅱ作为目标器件进行综合、仿真,实验结果表明,该硬件结构实现了占用资源少、高速、安全的SHA-1算法设计,为数字签名技术的高效应用奠定了基础.
|
关 键 词: | SHA-1 数字签名 压缩法 高速 |
Hardware Design of Digital Signature Algorithm Based on SHA-1 Compression |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 等数据库收录! |
|