|
|||||
|
|
| 基于CPLD的WatchDog电路设计 | |
| 引用本文： | 金华,于瑞华.基于CPLD的WatchDog电路设计[J].数字技术与应用,2010(2):23-24. |
| 作者姓名： | 金华 于瑞华 |
| 作者单位： | 中国人民公安大学安全防范系,北京102614 |
| 摘 要： | 论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果. |
| 关 键 词： | CPLD VHDL 看门狗 |
Design of WatchDog Based on CPLD |
|
| Affiliation: | (Security and Prevention Department, Chinese People＇ s Public Security University, Beijing 102416) |
| Abstract: | |
| Keywords: | CPLD VHDL WatchDog |
| 本文献已被 维普 等数据库收录！ | |