| DDS激励PLL频率合成器的设计与实现 |
| |
| 引用本文： | 王锐.DDS激励PLL频率合成器的设计与实现[J].信息技术,2009(6). |
| |
| 作者姓名： | 王锐 |
| |
| 作者单位： | 黑龙江省电子信息产品监督检验院,哈尔滨,150090 |
| |
| 摘 要： | 介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数.它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成.跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程.给出了实测数据表明满足设计要求.
|
| 关 键 词： | DDS(直接数字式频率合成器) PLL(锁相环) m序列 PIR(相位增量寄存器) |
Design and implement the frequency synthesizer of DDS driven PLL |
| |
| WANG Rui.Design and implement the frequency synthesizer of DDS driven PLL[J].Information Technology,2009(6). |
| |
| Authors: | WANG Rui |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
